Ingestão Direta de Pacotes de Vídeo e Radar em Deserializadores Automotivos Reais
Contornando a lente da câmera ao alimentar fluxos MIPI CSI-2 e GMSL2 em nível de pixel diretamente nos chips deserializadores do computador do veículo a 60 FPS.
Sincronização de Jitter em Nanossegundos
Domínios de clock da FPGA sincronizam os pulsos de sincronismo de exposição (FSYNC) de múltiplas câmeras em até 5 nanossegundos, preservando a integridade da disparidade estereoscópica.
- Suporta até 16 fluxos de vídeo GMSL2 brutos simultâneos de 8 megapixels.
- Sincronização de quadros com precisão de nanossegundos em todos os canais.
- Injeção direta de buffers de dados brutos do ADC do radar.
- Injeção de falhas de hardware: simulação de perda de linhas, ruído de pixel e queda de sincronismo.
Explorar Portfólio de Domínios