Ingestione diretta di pacchetti video e radar nei deserializzatori automotive reali
Bypassa l'obiettivo della fotocamera alimentando flussi MIPI CSI-2 e GMSL2 a livello di pixel direttamente nei chip deserializzatori del computer del veicolo a 60 FPS.
Sincronizzazione del jitter al nanosecondo
I domini di clock dell'FPGA sincronizzano gli impulsi di esposizione multi-camera (FSYNC) entro 5 nanosecondi, preservando l'integrità della disparità stereoscopica.
- Supporta fino a 16 flussi video grezzi GMSL2 simultanei da 8 megapixel.
- Sincronizzazione dei fotogrammi con precisione al nanosecondo su tutti i canali.
- Iniezione diretta dei buffer di dati grezzi dell'ADC radar.
- Iniezione di guasti hardware: simulazione di linee perse, rumore dei pixel e perdite di aggancio.
Esplora il portafoglio di domini