Ingesta Directa de Paquetes de Vídeo y Radar en Deserializadores Automotrices Reales
Se evita la lente de la cámara alimentando flujos MIPI CSI-2 y GMSL2 a nivel de píxel directamente en los chips deserializadores del ordenador del vehículo a 60 FPS.
Sincronización de Jitter en Nanosegundos
Los dominios de reloj de la FPGA sincronizan los pulsos de exposición (FSYNC) de múltiples cámaras en un margen de 5 nanosegundos, preservando la integridad de la disparidad estereoscópica.
- Admite hasta 16 flujos de vídeo GMSL2 sin procesar de 8 megapíxeles simultáneos.
- Sincronización de fotogramas con precisión de nanosegundos en todos los canales.
- Inyección directa de búferes de datos brutos del ADC del radar.
- Inyección de fallos de hardware: simulación de pérdida de líneas, ruido de píxeles y caídas de bloqueo.
Explorar Portafolio de Dominios