Direkte Einspeisung von Video- und Radarpaketen in reale Automotive-Deserialisierer
Umgehung der Kameralinse durch direkte Einspeisung pixelgenauer MIPI-CSI-2- und GMSL2-Datenstroeme in die Deserialisierer-Chips des Fahrzeugcomputers mit 60 FPS.
Nanosekundengenaue Jitter-Synchronisation
FPGA-Taktdomaenen synchronisieren die Belichtungssynchronisationsimpulse (FSYNC) mehrerer Kameras auf 5 Nanosekunden genau und erhalten so die Integritaet der stereoskopischen Disparitaet.
- Unterstuetzt bis zu 16 gleichzeitige rohe 8-Megapixel-GMSL2-Videostroeme.
- Nanosekundengenaue Bildsynchronisation ueber alle Kanaele hinweg.
- Direkte Einspeisung roher Radar-ADC-Datenpuffer.
- Hardware-Fehlerinjektion: Simulation von Leitungsverlust, Pixelrauschen und Sync-Verlust.
Domain-Portfolio entdecken